

CURRICULUM VITAE

Ing . MARCO PIENDIBENE

Nato a Livorno il 22 Luglio 1974, nazionalità italiana, residente a Cascina (PI), loc. S. Prospero, via dei Mille 54, Tel.050 760814, Cell. 328 2370994.
Attualmente detentore di una Borsa di studio INFN.

Titoli di studio:

Diploma di Ragioniere programmatore, voto 45/60, conseguito presso l'Istituto Tecnico Commerciale "A. Pacinotti" di Pisa nel 1992.

Laurea in Ingegneria Elettronica, con specializzazione in Elettronica Digitale, voto 103/110, conseguita presso l'Università degli Studi di Pisa il 14 Luglio 2003.

Titolo tesi: "*Studio e sviluppo di un sistema di debug real time per sistemi embedded basato sullo standard JTAG*".

Abilitazione alla Professione di Ingegnere, conseguita presso l'Università degli Studi di Pisa il 14 gennaio 2004.

Attività formativa e lavorativa:

Dal 1° settembre 2004: vincitore di **borsa di studio INFN** da svolgere presso la sezione di Pisa, dal titolo: "progettazione e test di trigger per gamma, realizzato a partire dai segnali del calorimetro elettromagnetico dell'esperimento AMS" (bando 10230)

Dal 1° ottobre 2003 *ad agosto 2004* **Contratto di Collaborazione Coordinata e Continuativa con il Dipartimento di Fisica dell'Università di Pisa** per il supporto alla realizzazione dell'elettronica del sistema di trigger del Calorimetro Elettromagnetico di AMS-02.

Lavoro di tesi:

Il lavoro di tesi [1], iniziato nel mese di Settembre 2002, è stato svolto presso il design center di Navacchio (PI) di Austriamicrosystems (relatori: Prof. Pierangelo Terreni, Prof. Roberto Saletti, Ing Luca Fanucci, Ing Lorenzo Bertini), e si è svolto in tre fasi:

- a) Progettazione e implementazione su FPGA di un protocollo totalmente compatibile con lo standard JTAG (IEEE 1149.1) ma che prevedeva nuove istruzioni e nuove funzionalità tali da poter gestire quanto espresso al punto b).
- b) Realizzazione di un sistema di debug embedded da inserire in un sistema basato su CPU8051 in modo da poter prendere in qualsiasi momento le veci del processore per eseguire specifici test o per leggere lo stato del sistema. Il tutto

- controllabile dall'esterno tramite il protocollo JTAG realizzato e descritto al punto a)
- c) Realizzazione di un software di controllo (C++) che permettesse di inviare tramite la porta parallela del pc comandi e istruzioni all'interfaccia JTAG che gestiva il sistema realizzato.

Lo scopo principale di questo lavoro di tesi era infatti quello di sviluppare un modulo che contribuisse a migliorare il debug di un sistema embedded basato su processore 8051 e ridurre quindi il time-to-market.

La tesi è stata redatta in lingua inglese.

Descrizione dell' attività svolta:

Il mio lavoro di progettista elettronico alla sezione di Pisa ha riguardato sostanzialmente due esperimenti: CDF e AMS.

Per quanto riguarda CDF (esperimento presso il Fermilab di Chicago), ho partecipato all'upgrade del processore SVT. Sono stato responsabile dello sviluppo del firmware della scheda AMSRW che è la scheda di controllo della memoria associativa. La scheda ASMRW implementa sia il sequencer (AMS) per le memorie associative realizzate per l'SVT upgrade, sia il Road Warrior (RW), che si occupa di eliminare le tracce ridondanti prima del track-fitting.

Questo firmware è stato implementato sulla scheda Pulsar (scheda realizzata dall'università di Chicago), che contiene 3 grossi FPGA e delle memorie di tipo "plug-in" in cui sono state suddivise le diverse funzionalità dell'AMSRW. Questo lavoro mi ha permesso di approfondire la mia esperienza sulla progettazione digitale e di prendere confidenza con le problematiche di un sistema di data-acquisition. Attualmente sto implementando nella scheda AMSRW nuove features.

Per quanto riguarda AMS2 (esperimento che sarà trasportato sulla stazione spaziale internazionale), il mio lavoro ha riguardato principalmente la progettazione della scheda ETRG (Ecal tTrigger) che ha la funzione di processare i dati digitalizzati provenienti dall'elettronica di front-end del calorimetro di AMS-02 per generare opportuni segnali di trigger (fast trigger e trigger di livello 1), e di inviare i dati (su richiesta) ad opportuna scheda (JLV1). Alla base del funzionamento della scheda ETRG ci sono due FPGA della Actel (a54sx72a) ed un DSP.

Il progetto della scheda ETRG mi ha permesso di acquisire esperienza nel campo dell'elettronica spaziale poiché è stato necessario ricorrere a tecniche indispensabili per una scheda destinata ad uso spaziale (quali: ridondanza, valutazione delle probabilità di failure, utilizzo di componenti selezionati, rigorosa riduzione delle potenze dissipate etc.).

Attualmente sto lavorando al test di tutto l'elettronica realizzata a Pisa, che richiede tra gli altri test di termovuoto, di suscettibilità e compatibilità elettromagnetica per i quali sono state realizzate apposite schede per stimolare e controllare il sistema, delle quali mi sono occupato della realizzazione del firmware.

Conoscenze linguistiche:

- Inglese: buona conoscenza della lingua scritta e parlata.
- Francese: conoscenza scolastica della lingua scritta e parlata.

Conoscenze informatiche:

- Sistemi operativi: Unix e Windows
- Programmi applicativi: Buona conoscenza dei principali programmi applicativi per l'elaborazione testi, fogli elettronici e gestione di database
- Linguaggi di programmazione e descrizione hardware: Assembler, C++, VHDL;
- Strumenti CAD per la progettazione e verifica hardware: Modelsim, Quartus, Leonardo spectrum, Synplify

Esperienze all'estero:

Per entrambi gli esperimenti è stato necessario recarsi spesso sul luogo operativo, quindi numerose sono state le trasferte al Fermilab di Chicago (USA) per quanto riguarda CDF, e al CERN di Ginevra per quanto riguarda AMS.

Ho inoltre partecipato alla conferenza del 2005 dell'IEEE svoltasi in Porto Rico (USA) dove ho personalmente presentato l'articolo dal titolo: "The AMS-RW Board for the Silicon Vertex Tracker upgrade at CDF".

Elenco dei documenti prodotti:

[1] M.Piendibene - "*Studio e sviluppo di un sistema di debug real-time per sistemi embedded basato sullo standard JTAG*" - Tesi di Laurea, Corso di Ingegneria Elettronica, Università degli Studi di Pisa, A.A. 2002/2003.

[2] J. Adelman et al. - "The Road Warrior for the CDF online Silicon Vertex Tracker" - presented at IEEE 2004, Roma, published on IEEE Transactions on Nuclear Science, Volume 53, Issue 2, April 2006 Page(s):648 - 652

[3] F. Cervelli et al. - "The AMS Brick: an HV power supply for the space experiment AMS2", presented at IEEE 2004, Roma; Nuclear Science Symposium Conference Record, 2004 IEEE, Volume 1, 16-22 Oct. 2004 Page(s):410 - 412 Vol. 1.

[4] J. Adelman et al. - "The AMS-RW Board for the Silicon Vertex Tracker upgrade at CDF" - presented at IEEE 2005, Porto Rico; Nuclear Science Symposium Conference

Record, 2005 IEEE, Volume 1, October 23 - 29, 2005 Page(s):594 - 597 Questo argomento e' stato presentato dal sottoscritto.

[5] A. Annovi et al. - "The AM++ Board for the Silicon Vertex Tracker upgrade at CDF" presented at IEEE 2005, Porto Rico; Nuclear Science Symposium Conference Record, 2005 IEEE, Volume 1, October 23 - 29, 2005 Page(s):598 - 602

[6] A. Annovi et al. - "First Step of the Silicon Vertex Tracker upgrade at CDF" - presented at IEEE 2005, Porto Rico; Nuclear Science Symposium Conference Record, 2005 IEEE, Volume 1, October 23 - 29, 2005 Page(s):603 - 607

[7] A. Annovi et al. - "A VLSI Processor for Fast Track Finding Based on Content Addressable Memories" – presented at IEEE 2005, Porto Rico; Nuclear Science Symposium Conference Record, 2005 IEEE Volume 1, October 23 - 29, 2005 Page(s):259 - 263

[8] C. Adloff et al. – "The electromagnetic calorimeter trigger system for the AMS-2 experiment" –presented at IEEE 2005, Porto Rico; Nuclear Science Symposium Conference Record, 2005 IEEE, Volume 1, October 23 - 29, 2005 Page(s):274 - 277

Autorizzo il trattamento dei dati personali ai sensi della legge 675/96 e successive integrazioni e modifiche.

Data

Marco Piendibene
